VHDL kod till booleskt uttryck.
Jag har läst några VHDL-koder och inte funnit dem så svåra men så stöter jag på denna uppgift som vilseleder mig. Som jag ser det så har jag inga insignaler utan endast utsignaler.
I.o.m. att jag inte förstår vad insignalerna är så kan jag inte få ut det minimala nätet på SP-form, vilket uppgiften vill att jag gör.
Du har en 4 bitars inport, x och en bit ut, u. Sedan har du 5 kombinationer av insignalen som get 0 ut. Resten ger 1.
Sätt upp ett karnaughdiagram och sätt upp funktionen som vi sagt tidigare. Så skall det lösa sig.
Jag tror att jag förstår vad du menar:
Stämmer detta? Jag trodde att jag skulle rita tillståndsdiagram... :)
Ser bra ut. Detta var en grind inte ett sekvensnät så inget tillståndsdiagram.
Ja, jag förstod det nu men tidigare har jag kopplat det från att läsa VHDL-kod till att "per automatik" göra tillståndsdiagram utifrån det.
